

Tema 6. Interrupciones

Contenido:

1. Introducción
2. Ventajas de Usar Interrupciones
3. Fuentes o causas de interrupciones
4. Interrupción RB0/INT0
5. Interrupción RBIE
6. Registros asociados a las interrupciones.
7. Lógica del diagrama de bloque de las interrupciones
8. Fase en la Gestión de interrupciones
9. Ejemplos de habilitación de interrupciones





Interrupciones

2

Introducción

Las interrupciones son de gran utilidad ya que el programador las puede usar como una forma de apoyo para aprovechar al máximo la capacidad del microcontrolador. Por ejemplo en el manejo de teclados matriciales, pulsadores, comunicación con otros dispositivos, conversión AD, control de temporizadores y contadores, entre muchas otras.

Es importante aclarar que las interrupciones pueden ser opcionales en algunos casos, pero su uso puede hacer que un programa sea mucho más eficiente; ya que las interrupciones se utilizan para liberar a la CPU del microcontrolador, permitiéndole atender otras rutinas mientras espera un evento específico.

En algunos casos el control de un proceso requiere necesariamente el uso de interrupciones. Sin ellas, el control del proceso podría requerir otro microcontrolador o circuitos adicionales como compuertas lógicas para apoyar al microcontrolador principal. Utilizar dos microcontroladores o más circuitos integrados implica un costo adicional.

Las interrupciones permiten resolver de manera eficiente, cómoda y lógica programas que requieren la gestión simultánea de múltiples acciones, todo con un solo microcontrolador y sin necesidad de agregar más componentes de control.



Interrupciones

3

Introducción

En la mayoría de los programas, es necesario esperar a que ocurra un evento para que el microcontrolador ejecute las acciones programadas. Por ejemplo, si se desea encender un LED con un pulsador, se tiene que monitorear continuamente el estado del pulsador hasta que alguien lo presione. Sin embargo, mediante el uso de interrupciones, se puede evitar esta supervisión constante.

Las interrupciones permiten que el microcontrolador ejecute otras instrucciones mientras espera el evento, en este caso, la activación del pulsador. Cuando alguien presiona el pulsador, la interrupción envía una señal a la CPU, indicando que debe encender el LED. Esto hace que el programa sea más eficiente y permite que la CPU se ocupe en otras tareas mientras espera el evento.

Otro ejemplo sería un programa que controla un proceso con múltiples acciones simultáneas, como el control de la velocidad de un motor, la detección de la pulsación de un boton en un teclado y el control del flujo de datos en una comunicación serial. Evidentemente, el microcontrolador solo puede ejecutar una instrucción a la vez; Para realizar varias tareas, el programador puede utilizar interrupciones que le indiquen a la CPU cuándo debe atender cada tarea específica, permitiendo así que se ejecuten las instrucciones necesarias para cada tarea según las condiciones del proceso.



Interrupciones

4

Interrupciones (Definición)

- Son eventos que detienen temporalmente la ejecución normal de un programa para atender una tarea prioritaria.
- Una interrupción es una señal que indica a la CPU del microcontrolador que debe suspender su ejecución actual y ejecutar una rutina de servicio de interrupción (**ISR**, por sus siglas en inglés).
- Después de atender la interrupción, el microcontrolador puede retomar su tarea original desde el punto en que se interrumpió.

Tipos de Interrupciones:

- **Interrupciones externas:** Generadas por eventos externos al microcontrolador, como un cambio de estado en un pin de entrada. Ejemplo: Un botón pulsado que activa una función específica.
- **Interrupciones internas:** Generadas por eventos internos del microcontrolador, como temporizadores, desbordamiento de contadores o eventos de comunicación. Ejemplo: Un temporizador que genera una interrupción periódica para realizar una tarea.



Interrupciones

5

Ventajas e Importancia de Usar Interrupciones

Las interrupciones son fundamentales en el diseño de sistemas que requieren respuestas rápidas y precisas a eventos externos o internos.

- Eficiencia : Permiten al microcontrolador reaccionar rápidamente a eventos sin necesidad de realizar un constante "polling" (consulta) de los eventos.
- Multitarea : Facilitan la ejecución de tareas en tiempo real, permitiendo que el microcontrolador gestione múltiples tareas de manera eficiente.
- Prioridad : Algunas interrupciones pueden tener diferentes niveles de prioridad, asegurando que las tareas más críticas se atiendan primero.

Ejemplo:

Un ejemplo clásico es el uso de interrupciones para gestionar la entrada de datos desde un teclado matricial. En lugar de que el microcontrolador consulte continuamente el estado de cada tecla, se puede configurar una interrupción que se active cada vez que se presione una tecla, mejorando así la eficiencia del sistema.



Interrupciones

6

Vector de interrupción

Un vector de interrupción es una dirección de memoria de programa fija y predeterminada en la cual el programador ubica la rutina de servicio de interrupción (ISR). Dependiendo del microcontrolador pueden disponer de uno o más vectores de interrupción, cada uno asociado a diferentes fuentes o niveles de prioridad. Cuando ocurre una interrupción, el hardware del microcontrolador automáticamente dirige el flujo del programa hacia el vector correspondiente, donde se encuentra la primera instrucción de la rutina encargada de atender el evento.



Interrupciones

7

Prioridad en la ejecución de las interrupciones

Algunas interrupciones pueden tener diferentes niveles de prioridad, asegurando que las tareas más críticas se atiendan primero. permitiendo que el microcontrolador gestione múltiples tareas de manera eficiente.



Interrupciones

8

ISR (Rutina de Servicio de Interrupción)

Es un bloque de código diseñado para atender una interrupción específica. Cuando el microcontrolador detecta una solicitud de interrupción debidamente configurada y habilitada, suspende temporalmente la ejecución del programa principal y transfiere el control a la ISR correspondiente.

Esta rutina ejecuta las instrucciones necesarias para responder al evento que la originó, como leer un dato, actualizar una variable o modificar el estado de una salida. Una vez finalizada la ISR, el microcontrolador restaura el contexto previamente guardado y reanuda la ejecución del programa principal desde el punto exacto donde fue interrumpido.

En la práctica, **el vector de interrupción suele contener únicamente una instrucción de salto (GOTO o BRA) hacia la ISR**, la cual se ubica en otra parte del código para mantener una estructura ordenada.



Interrupciones

9

Gardar y restaurar el contexto

Es el procedimiento mediante el cual el microcontrolador preserva el estado de su ejecución antes de atender una interrupción y lo recupera una vez finalizada esta, permitiendo que el programa principal se reanude sin alteraciones. El contexto incluye, fundamentalmente, el valor del contador de programa (PC), el cual indica la dirección de la siguiente instrucción a ejecutar, así como el contenido de los registros que podrían ser modificados durante la ejecución de la rutina de servicio de interrupción (ISR).



Interrupciones

10

Flujo de Trabajo de una Interrupción

Cuando se activa una interrupción, el microcontrolador sigue automáticamente estos pasos:

- 1) Detección: La CPU del microcontrolador detecta un evento que genera una interrupción.
- 2) Suspensión: La ejecución actual del programa se suspende.
- 3) Salto: El PC se guarda y luego se carga con la dirección del vector de interrupción.
- 4) Guardar contexto: Almacena el valor de registros importantes.
- 5) Ejecución de ISR: Se ejecuta la rutina de servicio de interrupción.
- 6) Restaurar el contexto: Una vez completada la ISR, se debe restaurar el contexto.
- 7) Retorno: El microcontrolador retoma la ejecución del programa desde el punto donde se interrumpió.



Interrupciones

11

Interrupciones del PIC18F4550

Para configurar las interrupciones en el PIC18F4550, se utilizan varios registros de control, entre ellos:

- **INTCON:** Registro de control principal de interrupciones, contiene el bit GIE (Global Interrupt Enable) y el bit PEIE (Peripheral Interrupt Enable). También están los registros **INTCON2**, **INTCON3**
- **PIE1, PIE2:** Registros de habilitación de interrupciones periféricas.
- **PIR1, PIR2:** Registros de bandera de interrupciones periféricas, que indican cuándo ha ocurrido una interrupción.
- **IPR1, IPR2:** Registros para la selección de prioridad de las interrupciones periféricas.

9.0 INTERRUPTS

The PIC18F2455/2550/4455/4550 devices have multiple interrupt sources and an interrupt priority feature that allows each interrupt source to be assigned a high-priority level or a low-priority level. The high-priority interrupt vector is at 000008h and the low-priority interrupt vector is at 000018h. High-priority interrupt events will interrupt any low-priority interrupts that may be in progress.

There are ten registers which are used to control interrupt operation. These registers are:

- RCON
- INTCON
- INTCON2
- INTCON3
- PIR1, PIR2
- PIE1, PIE2
- IPR1, IPR2



Interrupciones

12

Fuentes de Interrupciones del PIC18F4550

1. Interrupciones Externas:

- INT0, INT1, INT2 : Estas son interrupciones generadas por eventos externos en los pines RB0/INT0, RB1/INT1 y RB2/INT2. Se pueden configurar para activarse en flanco de subida o bajada.

2. Interrupciones del Puerto B (RBIE):

- RB4 a RB7 : Estas interrupciones se generan cuando hay un cambio de estado en cualquiera de los pines del puerto B (RB4 a RB7).

3. Interrupciones de Temporizadores:

- TMR0, TMR1, TMR2, TMR3 : Cada uno de estos temporizadores puede generar una interrupción cuando alcanza su valor de desbordamiento.

4. Interrupciones del CCP (Capture/Compare/PWM):

- CCP1 y CCP2 : Estas interrupciones se producen cuando hay eventos de captura, comparación o PWM en los módulos CCP1 y CCP2.

5. Interrupciones del ADC (Convertidor Analógico-Digital):

- ADIF: Se genera una interrupción cuando la conversión A/D se completa.

6. Interrupciones de Comunicación Serial:

- USART: Se generan interrupciones para eventos de transmisión y recepción de datos.
- SPI/I2C: Estas interrupciones se producen durante la comunicación SPI e I2C.

7. Interrupciones del Bus USB:

- USB : El PIC18F4550 incluye capacidades USB, y puede generar interrupciones por eventos relacionados con la comunicación USB.



Interrupciones

13

Interrupción RB0/INT0

- Es una interrupción externa que se activa cuando hay un cambio de flanco en el pin RB0/INT0 . Esta interrupción permite al microcontrolador responder rápidamente a eventos externos sin necesidad de monitorear constantemente el estado del pin.
- Puede configurarse para activarse en flanco de subida (cuando el estado del pin cambia de bajo a alto) o en flanco de bajada (cuando el estado del pin cambia de alto a bajo).
- El bit INTEDG0 en el registro **INTCON2** determina el tipo de flanco que activará la interrupción:
 - INTEDG0 = 1 : Flanco de subida.
 - INTEDG0 = 0 : Flanco de bajada.
- La interrupción RB0/INT0 es útil para responder a eventos externos como pulsaciones de botones, señales de sensores o cualquier otro cambio que deba ser atendido inmediatamente por el microcontrolador.

9.7 INTx Pin Interrupts

External interrupts on the RB0/AN12/INT0/FLT0/SDI/SDA, RB1/AN10/INT1/SCK/SCL and RB2/AN8/INT2/VMO pins are edge-triggered. If the corresponding INTEDGx bit in the INTCON2 register is set (= 1), the interrupt is triggered by a rising edge; if the bit is clear, the trigger is on the falling edge. When a valid edge appears on the RBx/INTx pin, the corresponding flag bit, INTxIF, is set. This interrupt can be disabled by clearing the corresponding enable bit, INTxIE. Flag bit, INTxIF, must be cleared in software in the Interrupt Service Routine before re-enabling the interrupt.

All external interrupts (INT0, INT1 and INT2) can wake-up the processor from the power-managed modes if bit, INTxIE, was set prior to going into the power-managed modes. If the Global Interrupt Enable bit, GIE, is set, the processor will branch to the interrupt vector following wake-up.

Interrupt priority for INT1 and INT2 is determined by the value contained in the interrupt priority bits, INT1IP (INTCON3<6>) and INT2IP (INTCON3<7>). There is no priority bit associated with INT0. It is always a high-priority interrupt source.



Interrupciones

14

Interrupción RBIE

- Son las interrupciones externas por cambio de estado.
- Están localizada en los pines RB4-RB7 del microcontrolador.
- Se utilizan para gestionar un teclado matricial.

9.9 PORTB Interrupt-on-Change

An input change on PORTB<7:4> sets flag bit, RBIF (INTCON<0>). The interrupt can be enabled/disabled by setting/clearing enable bit, RBIE (INTCON<3>). Interrupt priority for PORTB interrupt-on-change is determined by the value contained in the interrupt priority bit, RBIP (INTCON2<0>).

Nota: El puerto B posee resistencia Pull-up internas, que se habilitan en el registro **INTCON2** bit 7 #RBPU



Interrupciones

15

Registro RCON

9.6 RCON Register

The RCON register contains flag bits which are used to determine the cause of the last Reset or wake-up from Idle or Sleep modes. RCON also contains the IPEN bit which enables interrupt priorities.

REGISTER 9-10: RCON: RESET CONTROL REGISTER

R/W-0	R/W-1 ⁽¹⁾	U-0	R/W-1	R-1	R-1	R/W-0 ⁽²⁾	R/W-0
IPEN	SBOREN	—	$\overline{RI}$	$\overline{TO}$	$\overline{PD}$	$\overline{POR}$	$\overline{BOR}$
bit 7			bit 0				

Legend:

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as '0'

-n = Value at POR

'1' = Bit is set

'0' = Bit is cleared

x = Bit is unknown

bit 7

IPEN: Interrupt Priority Enable bit

1 = Enable priority levels on interrupts

0 = Disable priority levels on interrupts (PIC16CXXX Compatibility mode)

BSF RCON, IPEN

;HABILITAR PRIORIDAD DEL NIVEL DE INTERRUPCION



Interrupciones

16

Registro INTCON

9.2 INTCON Registers

The INTCON registers are readable and writable registers which contain various enable, priority and flag bits.

Note: Interrupt flag bits are set when an interrupt condition occurs regardless of the state of its corresponding enable bit or the global interrupt enable bit. User software should ensure the appropriate interrupt flag bits are clear prior to enabling an interrupt. This feature allows for software polling.

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF ⁽¹⁾
bit 7							bit 0



Interrupciones

Registro INTCON

bit 7	GIE/GIEH: Global Interrupt Enable bit <u>When IPEN = 0:</u> 1 = Enables all unmasked interrupts 0 = Disables all interrupts <u>When IPEN = 1:</u> 1 = Enables all high-priority interrupts 0 = Disables all interrupts
bit 6	PEIE/GIEL: Peripheral Interrupt Enable bit <u>When IPEN = 0:</u> 1 = Enables all unmasked peripheral interrupts 0 = Disables all peripheral interrupts <u>When IPEN = 1:</u> 1 = Enables all low-priority peripheral interrupts (if GIE/GIEH = 1) 0 = Disables all low-priority peripheral interrupts
bit 5	TMR0IE: TMR0 Overflow Interrupt Enable bit 1 = Enables the TMR0 overflow interrupt 0 = Disables the TMR0 overflow interrupt
bit 4	INT0IE: INT0 External Interrupt Enable bit 1 = Enables the INT0 external interrupt 0 = Disables the INT0 external interrupt
bit 3	RBIE: RB Port Change Interrupt Enable bit 1 = Enables the RB port change interrupt 0 = Disables the RB port change interrupt
bit 2	TMR0IF: TMR0 Overflow Interrupt Flag bit 1 = TMR0 register has overflowed (must be cleared in software) 0 = TMR0 register did not overflow
bit 1	INT0IF: INT0 External Interrupt Flag bit 1 = The INT0 external interrupt occurred (must be cleared in software) 0 = The INT0 external interrupt did not occur
bit 0	RBIF: RB Port Change Interrupt Flag bit ⁽¹⁾ 1 = At least one of the RB7:RB4 pins changed state (must be cleared in software) 0 = None of the RB7:RB4 pins have changed state



Interrupciones

18

Registro INTCON2

REGISTER 9-2: INTCON2: INTERRUPT CONTROL REGISTER 2

R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	U-0	R/W-1
<u>RBPU</u>	INTEDG0	INTEDG1	INTEDG2	—	TMR0IP	—	RBIP
bit 7							bit 0

bit 7	<u>RBPU</u> : PORTB Pull-up Enable bit 1 = All PORTB pull-ups are disabled 0 = PORTB pull-ups are enabled by individual port latch values
bit 6	INTEDG0 : External Interrupt 0 Edge Select bit 1 = Interrupt on rising edge 0 = Interrupt on falling edge
bit 5	INTEDG1 : External Interrupt 1 Edge Select bit 1 = Interrupt on rising edge 0 = Interrupt on falling edge
bit 4	INTEDG2 : External Interrupt 2 Edge Select bit 1 = Interrupt on rising edge 0 = Interrupt on falling edge
bit 3	Unimplemented : Read as '0'
bit 2	TMR0IP : TMR0 Overflow Interrupt Priority bit 1 = High priority 0 = Low priority
bit 1	Unimplemented : Read as '0'
bit 0	RBIP : RB Port Change Interrupt Priority bit 1 = High priority 0 = Low priority



Interrupciones

19

Registro INTCON3

REGISTER 9-3: INTCON3: INTERRUPT CONTROL REGISTER 3

R/W-1	R/W-1	U-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
INT2IP	INT1IP	—	INT2IE	INT1IE	—	INT2IF	INT1IF
bit 7						bit 0	

bit 7	INT2IP: INT2 External Interrupt Priority bit 1 = High priority 0 = Low priority
bit 6	INT1IP: INT1 External Interrupt Priority bit 1 = High priority 0 = Low priority
bit 5	Unimplemented: Read as '0'
bit 4	INT2IE: INT2 External Interrupt Enable bit 1 = Enables the INT2 external interrupt 0 = Disables the INT2 external interrupt
bit 3	INT1IE: INT1 External Interrupt Enable bit 1 = Enables the INT1 external interrupt 0 = Disables the INT1 external interrupt
bit 2	Unimplemented: Read as '0'
bit 1	INT2IF: INT2 External Interrupt Flag bit 1 = The INT2 external interrupt occurred (must be cleared in software) 0 = The INT2 external interrupt did not occur
bit 0	INT1IF: INT1 External Interrupt Flag bit 1 = The INT1 external interrupt occurred (must be cleared in software) 0 = The INT1 external interrupt did not occur



Interrupciones

20

Registros PIR1, PIE1, IPR1 (INTERRUPCIONES PERIFÉRICAS)

REGISTER 9-4: PIR1: PERIPHERAL INTERRUPT REQUEST (FLAG) REGISTER 1

R/W-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
SPPIF ⁽¹⁾	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF
bit 7							bit 0

REGISTER 9-6: PIE1: PERIPHERAL INTERRUPT ENABLE REGISTER 1

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
SPPIE ⁽¹⁾	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE
bit 7							bit 0

REGISTER 9-8: IPR1: PERIPHERAL INTERRUPT PRIORITY REGISTER 1

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
SPPIP ⁽¹⁾	ADIP	RCIP	TXIP	SSPIP	CCP1IP	TMR2IP	TMR1IP
bit 7							bit 0



Interrupciones

21

Registros PIR2, PIE2, IPR2 (INTERRUPCIONES PERIFÉRICAS)

REGISTER 9-5: PIR2: PERIPHERAL INTERRUPT REQUEST (FLAG) REGISTER 2

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
OSCFIF	CMIF	USBIF	EEIF	BCLIF	HLVDIF	TMR3IF	CCP2IF
bit 7							bit 0

REGISTER 9-7: PIE2: PERIPHERAL INTERRUPT ENABLE REGISTER 2

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
OSCFIE	CMIE	USBIE	EEIE	BCLIE	HLVDIE	TMR3IE	CCP2IE
bit 7							bit 0


REGISTER 9-9: IPR2: PERIPHERAL INTERRUPT PRIORITY REGISTER 2

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
OSCFIP	CMIP	USBIP	EEIP	BCLIP	HLVDIP	TMR3IP	CCP2IP
bit 7							bit 0



Interrupciones

Diagrama de la lógica de las interrupciones del PIC18F4550





Interrupciones

23

Fase en la Gestión de interrupciones del PIC18F4550

1. Guardar el registro de trabajo W en un registro auxiliar.
2. Guardar el registro STATUS en un registro auxiliar.
3. Guardar el registro BSR en un registro auxiliar.
4. Ejecutar la rutina de servicio de interrupción (ISR)
 1. Identificar la causa que produjo la interrupción, testeando las banderas de los registros correspondientes.
 2. Atender la interrupción.
 3. Limpiar o borrar únicamente la bandera (flag) relacionada con la interrupción que fue atendida.
5. Restaurar el registro BSR.
6. Restaurar el registro W.
7. Restaurar el registro STATUS.
8. Ejecutar la instrucción RETFIE.

EXAMPLE 9-1: SAVING STATUS, WREG AND BSR REGISTERS IN RAM

```
MOVWF    W_TEMP                ; W_TEMP is in virtual bank
MOVFF    STATUS, STATUS_TEMP   ; STATUS_TEMP located anywhere
MOVFF    BSR, BSR_TEMP         ; BSR_TEMP located anywhere
;
; USER ISR CODE
;
MOVFF    BSR_TEMP, BSR         ; Restore BSR
MOVWF    W_TEMP, W             ; Restore WREG
MOVFF    STATUS_TEMP, STATUS   ; Restore STATUS
```

Fuente: DATASHEET PIC18F4550 pag. 111



Interrupciones

24

Ejemplo de habilitación de la interrupción RB4-RB7 como alta prioridad y resistencias Pull-up habilitadas

```

=====
ORG 00H
GOTO INICIO
ORG 08H
GOTO -----
ORG INICIO
GOTO GOTO INICIO
=====

;
CONFIGURAR_INTERRUPCION
    CLRF INTCON
    CLRF INTCON2
    CLRF INTCON3
    CLRF PIR1
    CLRF PIR2
    CLRF PIE1
    CLRF PIE2
    CLRF IPR1
    CLRF IPR2

;Habilitar interrupcion RB4-RB7
    BSF RCON,IPEN      ;HABILITAR PRIORIDAD DEL NIVEL DE INTERRUPCION
    BCF INTCON2,RBPUP   ;HABILITAR LAS RESISTENCIAS PULL-UP DEL PUERTO B.
    BSF INTCON2,RBIP    ;INTERRUPCION RB4-RB7 CONFIGURADA EN ALTA PRIORIDAD.
    BSF INTCON,RBIE     ;HABILITAR LA INTERRUPCION RB4-RB7.
    BCF INTCON,RBIF     ;LIMPIAR LA BANDERA DE LA INTERRUPCION RB4-RB7.
    BSF INTCON,GIE      ;HABILITAR INTERRUPCIONES GLOBALES.
    RETURN
=====

```

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF ⁽¹⁾
bit 7							bit 0

R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	U-0	R/W-1
RBPUP	INTEDG0	INTEDG1	INTEDG2	—	TMR0IP	—	RBIP
bit 7							bit 0

```

=====
ATENDER_INTERRUPCION_H
    BCF    INTCON,GIE
    MOVWF  W_TEMP          ; W_TEMP is in virtual bank
    MOVFF  STATUS,STATUS_TEMP ; STATUS_TEMP located anywhere
    MOVFF  BSR,BSR_TEMP    ; BSR_TEMP located anywhere

    BTFSC  INTCON,RBIF
    GOTO   INTERRUPCION_RB4_RB7

SALIR_INTERRUPCION
    MOVFF  BSR_TEMP,BSR    ; Restore BSR
    MOVF   W_TEMP,W        ; Restore WREG
    MOVFF  STATUS_TEMP,STATUS ; Restore STATUS
    BSF    INTCON,GIE
    RETFIE
=====

```




Interrupciones

25

Ejercicio:

Escriba una subrutina para configurar la interrupción RB1/INT1 en baja prioridad y flanco de subida.

Solución:

```

;=====
CONFIGURAR_INTERRUPCION
    CLRF INTCON
    CLRF INTCON2
    CLRF INTCON3
    CLRF PIR1
    CLRF PIR2
    CLRF PIE1
    CLRF PIE2
    CLRF IPR1
    CLRF IPR2

;Habilitar interrupcion RB1/INT1.
    BSF RCON,IPEN      ;HABILITAR PRIORIDAD DEL NIVEL DE INTERRUPCION
    BSF INTCON2,INTEDG1 ;SELECCIONAR FLANCO DE SUBIDA EN RB1/INT1.
    BCF INTCON3,INT1IP  ;INTERRUPCION RB1/INT1 CONFIGURADA EN BAJA PRIORIDAD.
    BSF INTCON3,INT1IE  ;HABILITAR LA INTERRUPCION RB1/INT1.
    BCF INTCON3,INT1IF  ;LIMPIAR LA BANDERA DE LA INTERRUPCION RB1/INT1.
    BSF INTCON,PEIE/GIE ;HABILITAR INTERRUPCIONES PERIFERICAS O GLOBAL DE BAJA PRIORIDAD.
    BSF INTCON,GIE/GIEH ;HABILITAR INTERRUPCIONES GLOBALES.
    RETURN
  
```

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF ⁽¹⁾
bit 7							bit 0

REGISTER 9-2: INTCON2: INTERRUPT CONTROL REGISTER 2

R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	U-0	R/W-1
RBP1	INTEDG0	INTEDG1	INTEDG2	—	TMR0IP	—	RBIP
bit 7							bit 0

REGISTER 9-3: INTCON3: INTERRUPT CONTROL REGISTER 3

R/W-1	R/W-1	U-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
INT2IP	INT1IP	—	INT2IE	INT1IE	—	INT2IF	INT1IF
bit 7							bit 0



Interrupciones

26

Ejercicio:

Escriba una subrutina para configurar la interrupción del TIMER2 sin hacer uso del nivel de prioridad.

Solución:

```

;=====
CONFIGURAR_INTERRUPCION
    CLRF INTCON
    CLRF INTCON2
    CLRF INTCON3
    CLRF PIR1
    CLRF PIR2
    CLRF PIEL
    CLRF PIE2
    CLRF IPR1
    CLRF IPR2

;Habilitar interrupcion del timer 2 sin hacer uso del nivel de prioridad.
    BCF RCON,IPEN ;DESHABILITAR NIVEL PRIORIDAD
;    BCF IPR1,TMR1IP ;TIPO DE PRIORIDAD.
    BSF PIEL,TMR1IE ;HABILITAR INTERRUPCION
    BCF PIR1,TMR1IF ;LIMPIAR LA BANDERA.
    BSF INTCON,PEIE/GIEI;HABILITAR INTERRUPCIONES PERIFERICAS O GLOBAL DE BAJA PRIORIDAD.
    BSF INTCON,GIE/GIEH ;HABILITAR INTERRUPCIONES GLOBALES O ALTA PRIORIDAD.
    RETURN
  
```

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF ⁽¹⁾
bit 7							bit 0

REGISTER 9-2: INTCON2: INTERRUPT CONTROL REGISTER 2

R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	U-0	R/W-1
RBP1	INTEDG0	INTEDG1	INTEDG2	—	TMR0IP	—	RBIP
bit 7							bit 0

REGISTER 9-3: INTCON3: INTERRUPT CONTROL REGISTER 3

R/W-1	R/W-1	U-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
INT2IP	INT1IP	—	INT2IE	INT1IE	—	INT2IF	INT1IF
bit 7							bit 0



Interrupciones

27

Actividad:

1. Escriba una subrutina para configurar la interrupción del TIMER0 con nivel de prioridad alta.
2. Escriba una subrutina para configurar la interrupción RB0/INT0 en flanco descendente.
3. Escriba una subrutina para configurar la interrupción del TIMER0 con prioridad baja y RB0/INT0 en flanco descendente.
4. Escriba una subrutina para configurar la interrupción del TIMER3 con nivel de prioridad alta.



Interrupciones

28

Actividad

a) Investigar:

1. Hitachi HD44780
2. Pantalla LCD 16x2
3. Directiva DT del MPASM
4. Directiva DATA del MPASM
5. Macro

b) Imprimir la tabla 5-2 del DataSheet del microcontrolador PIC18F4550 (TABLE 5-2: REGISTER FILE SUMMARY)

Link: [Data Sheet PIC18f4550.pdf](#) (son 4 paginas, de la 69 hasta la 72)



Interrupciones

29

"El conocimiento no termina en esta exposición; es apenas la chispa que invita a seguir aprendiendo y cuestionando cada día."